

# 包絡線パルス幅変調を用いた送信機変調部の FPGA 実装

7310148 矢野 崇

## 1.はじめに

携帯電話等の通信用送信機において、電力消費の半分以上は増幅器である。したがって、増幅器の高線形性、高効率化のための変調方式として包絡線パルス幅変調 (EPWM:Envelope Pulse Width Modulation)を用いた送信機が提案され、活発に研究されている。

EPWM を用いた送信機は大きく分けて二種類存在し、0 と正負 1 ビットを交互出力する直交変調型 EPWM と、0 と 1 を出力するポーラ変調型 EPWM がある。二種類の送信機の性能比較は既になされている。[1]

直交変調型 EPWM 送信機は、増幅器における電力効率はポーラ変調型 EPWM 送信機に劣るが、量子化雑音低減性能に優れている。ポーラ変調型 EPWM 送信機は、逆の特性が示されている。

本報告では、上記二種類の送信機をハードウェア化の一要素として変調部の FPGA (Field Programmable Gate Array)実装を行い動作確認及び評価をする。

## 2.送信機変調部構成

直交変調型 EPWM の構成を図 1 に示す。この変調方式はベースバンド信号の I-ch,Q-ch を別々に三値二次  $\Delta\Sigma$  変調する変調信号をそれぞれ搬送波と乗算した後、交互出力をする。交互出力により I,Q 相互の干渉がない構成となる。




図 1 直交変調型 EPWM 構成

次にポーラ変調型 EPWM の構成を図 2 に示す、この変調方式ではベースバンド信号の I,Q を合成し、包絡線成分と位相成分に分離する。包絡線成分は二値二次  $\Delta\Sigma$  変調される。位相成分は、位相変調器を通して搬送波信号と連続的な位相変調を行う。変調した包絡線、位相成分は乗算で合成した後、出力する。




図 2 ポーラ変調型 EPWM 構成

## 3.FPGA 実装概要

FPGA 実装の手順として、数値解析ソフトである MATLAB/Simulink で組まれているモデルを FPGA に実装可能な形式に書き換えて FPGA 実装し動作を確認する。

直交変調型 EPWM を FPGA 実装するため、図 3 に示す三値二次  $\Delta\Sigma$  変調器で、図 4 に示す直交変調型 EPWM のモデルを FPGA で実装可能なモデルで作成し実装する。

ポーラ変調型 EPWM も同様に図 5 のモデルを実装する。




図 3 三値二次  $\Delta\Sigma$  変調部モデル




図4 直交変調型 EPWM モデル




図5 ポーラ変調型 EPWM モデル

#### 4. 評価方法

送信機の評価方法として変調精度(EVM :Error Vector Magnitude)を用いる。元の信号点と復調した信号点においてどれほどの誤差性能が有するか表すものであり、変調精度は以下の式で示す。

$$EVM_{RMS} = \left[ \frac{\frac{1}{N} \sum_{r=1}^N |S_{ideal,r} - S_{meas,r}|^2}{\frac{1}{N} \sum_{r=1}^N |S_{ideal,r}|^2} \right]^{\frac{1}{2}} \dots(1)$$

#### 5. 結果

直交変調型、ポーラ変調型それぞれの FPGA 実装時に復調されたコンスタレーションを図 6,7 に示す。実験上のシミュレーション諸元は表 1 で、MATLAB/Simulink と FPGA 実装時の EVM を比較した評価結果は表 2 である。




図6 FPGA 実装時直交変調型コンスタレーション




図7 FPGA 実装時ポーラ変調型コンスタレーション

表1 シミュレーション諸元

変調方式	16QAM
シンボルレート	10 ksymbol/s
搬送波周波数	1 MHz
ΔΣ変調部 オーバーサンプリングレート	50
直交変調型サンプリング周波数	4 MHz
ポーラ変調型サンプリング周波数	100 MHz
復調部サンプリング周波数	4 MHz

表2 EVM 評価結果

シミュレーション環境	直交変調型 EVM[dB]	ポーラ変調型 EVM[dB]
MATLAB/Simulink	47.4	38.9
FPGA	45.5	38.2

#### 6. 結論

表 2 の EVM 評価結果から分かるように直交変調型では 1.9[dB], ポーラ変調型では 0.7[dB]の劣化は生じているものの、FPGA 実装時でも良好な伝送特性を示すことが確認できた。また、変調部分は全て FPGA で一度に実装し動作することが証明できた。

#### [参考文献]

- [1] 和泉 宏典 修士論文 2012 年度