

InGaAs 系 HEMT を用いた 60GHz 帯 F 級増幅器の設計

7312620 小山 雅史

1. はじめに

近年、スマートフォンなどのデータ通信を中心とする移動通信端末が普及し、移動通信システム全体のトラフィックが急激に増大している。これを緩和するため、広い周波数帯を確保できるミリ波等の高い周波数帯を用いた通信が注目されている。特に 60GHz 帯付近では広い周波数帯域の使用が認許されていることから、その周波数帯を用いた大容量通信のためのデバイスやアプリケーションの開発が盛んに行われている。しかし、この周波数帯では無線通信用電力増幅器の高効率化が難しく、60GHz 帯での電力増幅器の電力付加効率 (PAE: Power-added efficiency) は 20% 程度にとどまっている [1][2][3]。そこで、本稿では高速動作が可能な化合物半導体の InGaAs 系 HEMT を用いて高効率増幅ができるスイッチング動作型電力増幅器の一つである F 級電力増幅器を構成することを提案する。InGaAs 系 HEMT は常温で最高速のトランジスタのひとつであり、高い周波数においてもトランジスタが追従できる。そのため、60GHz 帯などのミリ波帯でも高効率電力増幅が可能と考えられる。

本稿ではまず、試作された InGaAs 系 HEMT のモデリングを行う。次に、作成したモデルを用いて F 級増幅器の設計を行う。その際、トランジスタに含まれる寄生容量成分を考慮した設計を行う。更に集積回路実装に向けた F 級増幅器の設計を行い、レイアウト上生じる交差配線容量を考慮した設計を行った。その結果、動作周波数 60GHz で最大電力付加効率 52.4% を得られる見通しを得た。

2. InGaAs 系 HEMT のモデリング

InGaAs 系 HEMT を用いた 60GHz 帯電力増幅器の設計及びシミュレーションを行うために、まずトランジスタのモデリングを行う。モデリングに用いるトランジスタはゲート幅 $W_g=50\mu\text{m}$ 、ゲート長 $L_g=80\text{nm}$ 、フィンガー数 2 本の InGaAs 系 HEMT である [4][5][6]。モデルの作成方法として、実測したトランジスタの S パラメータおよび直流特性より、S パラメータから小信号等価回路を、S パラメータと直流特性から

大信号等価回路を作成する。作成した小信号等価回路の回路図を図 1、そのパラメータを表 1 に示す。また、大信号等価回路のモデルとして advanced curtice-quadratic 大信号モデル [7] を用いる。作成した大信号等価回路のパラメータを表 2 に示す。更に、図 2 に直流特性の測定値と大信号モデルの比較、図 3 に S パラメータの測定値と大信号モデルの比較を示す。




図 1 小信号等価回路

(G:ゲート端子, D:ドレイン端子, S:ソース端子)

表 1 InGaAs 系 HEMT の小信号等価回路のパラメータ
(ゲート幅 100 μm , ゲート長 80nm)

R_g [Ω]	5.27	R_d [Ω]	3.88	R_s [Ω]	1.81
C_{gs} [fF]	49.7	C_{ds} [fF]	1.84	C_{gd} [fF]	12.6
R_{ds} [Ω]	65.8	R_i [Ω]	0.332	g_{m0} [mS]	120

表 2 InGaAs 系 HEMT の大信号等価回路のパラメータ
(ゲート幅 100 μm , ゲート長 80nm)

R_g [Ω]	5.27	C_{gs} [fF]	74.5
R_d [Ω]	3.88	C_{gd} [fF]	18.8
R_s [Ω]	1.81	C_{ds} [fF]	18.4
R_i [Ω]	0.332	V_{th} [V]	-0.95
α [1/V]	30	β [A/V ²]	0.0748
λ [1/V]	0.765		




図2 測定値と大信号モデルの直流特性の比較
(実線：測定値，点線：大信号モデル)
 $V_{gs} = -0.8[V] \sim 0.0[V]$, $0.2[V]$ step)




図3 測定値と大信号モデルのSパラメータの比較
(S_{meas} : 測定値, S_{model} : 大信号モデル)




図4 伝送線路を用いたF級増幅器

作成した小信号等価回路のパラメータから簡易的に電流利得遮断周波数 f_t および最大発振周波数 f_{max} を算出すると、 $f_t = 252\text{GHz}$, $f_{max} = 208\text{GHz}$ となった ($W_g = 100\mu\text{m}$, $L_g = 80\text{nm}$)。この値から、このデバイスが 60GHz 帯スイッチング動作型電力増幅器に十分な周波数特性を有していると考えられる。

3. F 級増幅器

3.1. 伝送線路を用いた F 級増幅器

F 級増幅器はトランジスタの入力に B 級バイアス電圧を加えて正弦波を入力し、出力のインピーダンス調整負荷により、ドレイン端子から出力を見たインピーダンスが奇数次高調波に対しては開放、偶数次高調波に対しては短絡とする構成の増幅器である。このような高調波処理により、トランジスタのドレイン電圧は方形波に、ドレイン電流は半波整流波に近くなる。方形波は基本波以外に奇数次高調波のみ、半波整流波は偶数次高調波のみを含む。違う次数の高調波同士では電力を発生しないため、F 級増幅器ではトランジスタにおける電力消費を抑えることができ、理論上 100% の電力効率を得ることができる。F 級増幅器は集中定数素子および分布定数素子どちらを用いても構成可能であるが、60GHz などの高周波帯では寄生成分による損失等を考慮すると分布定数素子で構成することが好ましい。しかしながら回路構成の都合上処理できる高調波の数は限られる場合が多く、有限次数のみの高調波を処理する場合電力効率は 100% よりも低下する [8]。今回は回路サイズの都合上、処理する高調波の数を 3 次までとする。図 4 に伝送線路を用いた 3 次高調波まで処理する F 級増幅器の回路構成を示す [9]。図 4 において伝送線路 TL_d はトランジスタへのバイアス供給素子、 TL_1 および TL_2 は 3 次高調波を処理するフィルタ回路、 TL_m および C_m は基本波に対する整合回路である。伝送線路 TL_d はトランジスタへのバイアス供給のほか、トランジスタから見た偶数次高調波におけるインピーダンスをゼロ、つまり短絡とし、トランジスタに流れる高調波成分を偶数次のみとする役割を持つ。伝送線路 TL_1 と TL_2 の電気長 E_1 , E_2 をそれぞれ $\lambda_0/12$ (λ_0 は基本波周波数における波長) とすることで 3 次高調波におけるトランジスタから負荷回路を見たインピーダンスが無限大となり、ドレイン電圧の 3 次高調波成分を強調することができる。

3.2. 寄生容量を考慮した F 級増幅器の高調波処理回路の設計

F 級増幅器において、トランジスタに含まれる寄生容量の影響により高調波に対する F 級増幅器のインピーダンス条件




図5 トランジスタの出力容量を算出するためのトランジスタ簡易等価回路

が満たされなくなることが多い。そこで、回路パラメータの調整が必要となってくる。図4においてトランジスタの出力に寄生容量が含まれる場合、伝送線路 TL₂ の長さ E_s は式(1)で求められる[9]。

$$E_s = \frac{1}{3} \tan^{-1} \left(\frac{1}{3Z_0\omega_0 C_{out}} \right) \dots (1)$$

式(1)において、Z₀は伝送線路 TL₂, TL₃の特性インピーダンス(=Z₁=Z₂)、ω₀は増幅器の動作角周波数(=2πf₀)、C_{out}はトランジスタの出力容量である。式(1)から、トランジスタの出力容量 C_{out}の算出が必要と分かる。その算出のため、図5のトランジスタの簡易等価回路からトランジスタ等価出力容量 C_{out}を求める。図5において、Gはゲート端子、Dはドレイン端子、Sはソース端子であり、また C_{gs}, C_{gd}, C_{ds}はそれぞれトランジスタの寄生容量、Y_{in}はトランジスタのゲート端子から入力回路側を見たアドミタンスである。この回路図からトランジスタの出力アドミタンス I_d/V_{ds}を求め、その虚部から C_{out}は式(2)のようになる。

$$C_{out} = C_{ds} + \frac{\omega^2 C_{gd} C_{gs} (C_{gd} + C_{gs}) + C_{gd} Y_{in} (Y_{in} + g_m)}{\omega^2 (C_{gd} + C_{gs})^2 + Y_{in}^2} \dots (2)$$

式(2)で求めた C_{out}を式(1)に代入することで、寄生容量の存在に関わらず F 級動作のインピーダンス条件を満たす F 級増幅器を設計できる。

4. InGaAs 系 HEMT を用いた F 級増幅器のシミュレーション

4.1. InGaAs 系 HEMT を用いた 60GHz 帯 F 級増幅器のシミュレーション

3 節で述べた設計方法を用いて、InGaAs 系 HEMT を用いた F 級増幅器の設計及びシミュレーションを行う。シミュレーション諸元を表3に示す。トランジスタについて、ゲート抵

抗削減及び出力電流増大のため、2 節でモデリングしたトランジスタの大信号パラメータを適切に変更することで、ゲート幅短縮及びフィンガー数の増大を行った。シミュレーション回路は図4の3次高調波まで処理する F 級増幅器で、高調波処理回路の設計方法は3.2 節で述べたものとする。また、動作周波数は 60GHz である。整合回路の設計方法について、図4の整合回路素子 TL_m, C_mを用いてトランジスタのドレイン端子及び出力負荷抵抗 R_L=50Ωから負荷回路を見た反射係数をスミスチャートで小信号的に整合するという方法をとる。また、負荷回路に用いる伝送線路は無損失とする。図6に設計した F 級増幅器の入力電力に対する出力電力及び電力効率特性のシミュレーション結果を示す。入力電力 2.01dBm 時に出力電力 9.21[dBm]、電力付加効率(PAE)50.8%と、60GHz という高い周波数でも高い電力効率を得られた。

表3 シミュレーション諸元

トランジスタ			
トランジスタ	InGaAs 系 HEMT	C _{gs}	186fF
ゲート幅	250μm(25 μm×10)	C _{gd}	47.1fF
ゲート長	80nm	C _{ds}	46.1fF
ドレイン バイアス	0.7V	C _{out}	86.5fF
ゲート バイアス	-0.7V	しきい値電圧	-0.95V
相互コンダク タンス	120.45 mS		
F 級増幅器(回路図は図4)			
動作周波数	60GHz		
負荷抵抗 R _L	50Ω		
Z _s , Z _p , Z _m	50Ω		
E _s	3.9°		
E _p	30°		
E _m	38°		
C _m	92fF		




図6 設計したF級増幅器の入力電力に対する出力電力及び電力効率特性のシミュレーション結果 (@60GHz)





図7 F級増幅器のダイナミック負荷線(破線:出力容量の影響あり, 実線:出力容量の影響なし)とInGaAs系HEMTの I_d - V_{ds} 特性($W_g=250[\mu\text{m}]$, $L_g=80[\text{nm}]$, $V_{gs}=-0.9[\text{V}]\sim 0.0[\text{V}]$, $0.1[\text{V}/\text{step}]$)

4.2. トランジスタの出力容量の影響を取り除いたダイナミック負荷線

F級増幅器は基本的に大信号動作であり、そのドレイン電圧を横軸、ドレイン電流を縦軸にプロットすることで描けるダイナミック負荷線は一般的に直線にならない。これはトランジスタの出力容量 C_{out} にドレイン電流の一部が流れ、ドレイン電圧とドレイン電流の位相がずれるためである。ここで、ドレイン電流 I_d からトランジスタの出力容量に流れる電流を引き、その電流とドレイン電圧とでダイナミック負荷線を描くとトランジスタの出力容量 C_{out} の影響を取り除いた直線的な負荷線を描ける。図7に4.1.でシミュレーションした回路のダイナミック負荷線とInGaAs系HEMTの大信号モデル($W_g=250\mu\text{m}$, $L_g=80\text{nm}$)の I_d - V_{ds} 特性を重ね合わせたものを示す。図7において破線が出力容量の影響を取り除かないダイナミック負荷線、実線が出力容量の影響を取り除いたダイナミック負荷線である。負荷線がほぼ直線となっており、トランジスタの出力容量 C_{out} の影響を取り除けていることが分かる。この負荷線の傾きからトランジスタが動作している負荷抵抗値を読み取ると 29.9Ω となった。更にこの負荷線から動作中心点は $V_{ds}=0.7\text{V}$, $V_{gs}=-0.7\text{V}$ 付近と分かり、バイアス電圧付近でトランジスタが動作していることが読み取れる。

5. InGaAs系HEMTを用いたF級増幅器の試作に向けた設計

これまでの結果及び検討を踏まえ、InGaAs系HEMTを用いたF級増幅器の試作に向けた設計を行う。集積回路へ実装する際、伝送線路は高周波で良好な特性を得やすいコプレーナ線路を用いる。コプレーナ線路では線路のカーブ及び分岐する部分でグラウンド導体を同電位に保つためのブリッジを用いるが、ミリ波等の高周波帯ではこのブリッジにより構成される信号線とグラウンド導体との間の寄生容量の影響が大きくなる。その結果、試作した回路で設計通りの特性が得られないことがある。そこで、コプレーナ伝送線路のレイアウトに工夫を行うことで交差配線容量の値そのものを低減し、その上で回路のパラメータを調整し高い電力効率を得られるように設計の見直しを行う。交差配線容量を低減するためのコプレーナ伝送線路のレイアウト方法について図8に示す。



(a)低減前 (b)低減後

図8 交差配線容量を低減するためのコプレーナ伝送線路のレイアウト

表 4 交差配線容量の値

容量	低減前 [fF]	低減後 [fF]
C ₁	480	100
C ₂	480	40
C ₃	480	40
C ₄	480	40
C ₅	2400	200
C ₆	480	40
C ₇	480	16
C ₈	480	16
C ₉	480	16

図 8 のように、ブリッジと信号線が交差する部分のみ局部的に線幅を細くすることで、全体のレイアウトに影響を与えることなく交差配線容量値の低減を図る。低減前の交差配線面積は回路全箇所 $60\mu\text{m} \times 20\mu\text{m}$ であるが、回路各部の電流値を考慮し電流容量を超えない程度に線幅を細くする。図 9 に交差配線容量を付加した F 級増幅器のシミュレーション回路図を示す。C₁~C₉ が回路において交差配線容量が存在する箇所である。それぞれの交差配線容量値について、低減前と低減後の値を表 4 に示す。低減した交差配線容量の値を回路シミュレーションに反映させ、高い電力効率が得られるよう回路パラメータの調整を行った。シミュレーション諸元を表 5、及びその結果を図 10 に示す。入力電力 2.34dBm の時に最大 PAE が 52.4% と交差配線容量が存在するにも関わらず高い電力付加効率を得られる見通しを得た。今後この結果を元に InGaAs 系 HEMT を用いた F 級増幅器の試作及び評価を行う予定である。

6. まとめ

本研究では 60GHz 帯で動作する電力増幅器の高効率化のため、InGaAs 系 HEMT を用いて F 級電力増幅器を構成することを提案した。まず試作された InGaAs 系 HEMT の静特性と S パラメータより InGaAs 系 HEMT のモデリングを行った。次に、作成したモデルを用いて 60GHz 帯 F 級増幅器の設計及びシミュレーションを行った。設計時にトランジスタに含まれる寄生容量を考慮し、寄生容量が存在しても F 級動作のインピーダンス条件が満たされるようにした。最後に、

InGaAs 系 HEMT を用いた F 級増幅器の試作に向けた設計を行った。その際、集積回路レイアウト時に生じる交差配線容量を考慮して回路パラメータの最適化を行った。その結果、60GHz において最大電力付加効率 52.4% を得られる見通しを得た。今後、この結果を元に F 級増幅器の試作及び評価を行う予定である。




図 9 ブリッジによる交差配線容量を付加した F 級増幅器のシミュレーション回路 (C₁~C₉: 交差配線容量)

表 5 シミュレーション諸元

トランジスタ					
トランジスタ	InGaAs 系 HEMT	C _{gs}	186fF		
ゲート幅	250μm(25 μm × 10)	C _{gd}	47.1fF		
ゲート長	80nm	C _{ds}	46.1fF		
ドレインバイアス	0.7V	C _{out}	86.5fF		
ゲートバイアス	-0.7V	しきい値電圧	-0.95V		
相互コンダクタンス	120.45 mS	F 級増幅器(回路図は図 9)			
動作周波数				60GHz	
負荷抵抗 R _L				50Ω	
Z _s , Z _p , Z _m				50Ω	
E _s				121°	
E _p				30°	
E _m				34°	
C _m		470fF			




図 10 交差配線容量を考慮した F 級増幅器の入力電力に対する出力電力及び電力効率特性のシミュレーション結果(@60GHz)

7. 謝辞

本研究は、東北大学電気通信研究所における共同プロジェクト研究によって行われた。また、東京大学大規模集積システム設計教育研究センターを通し、アジレント・テクノロジー(株)の協力で行われた。

文献

- [1] Jiafu Lin, Chirn Chye Boon, Xiang Yi, Wei Meng Lim, "A Compact Single Stage V-Band CMOS Injection-Locked Power Amplifier," *Microwave and Guided Wave Letters*, vol. PP, issue99, pp. 1-3, 2014.
- [2] Tong Wang, Mitomo T, Ono N, Watanabe O, "A 55-67GHz power amplifier with 13.6% PAE in 65nm standard CMOS," *Radio Frequency Integrated Circuit Symposium*, 10.1109/RFIC.2011.5940686, pp. 1-4, 2011.
- [3] Hiroki Asada, Kota Matsushita, Keigo Bunsen, Kenichi Okada, Akira Matsuzawa, "A 60GHz CMOS power amplifier using capacitive cross-coupling neutralization with 16% PAE," *Microwave Conference 2011 41st European*, pp. 1115-1118, 2011.
- [4] R. Lai, et al., *IEDM2007*, p. 609, Dec. 2007.
- [5] Keisuke Akagawa, Shunsuke Fukuda, Tetsuya Suemitsu, Taiichi Otsuji, Hideo Yokohama, Gako Araki, "Impact of T-gate electrode on gate capacitance in In_{0.7}Ga_{0.3}As HEMTs," *P hys. Status Solidi C* 8, No. 2, pp. 300–302, 2011.
- [6] Tomohiro Yoshida, Kengo Kobayashi, Taiichi Otsuji, and Tetsuya Suemitsu, "InGaAs HEMTs with T-gate electrodes formed by multi-layer SiCN molds," *P hys. Status Solidi C* 10, No. 5, pp. 773– 776, 2013.
- [7] Agilent Technologies, "ADS Documentation, user manuals," Version ADS2009.
- [8] 石川 亮, 黒田 健太, 本城 和彦, 津田 邦男, 久田 安正, "GaN HEMT を用いた SSPS 用 5.8GHz 帯 F 級高効率増幅器," *Technical report of IEICE*, SPS2008-04(1-6).
- [9] A. Grebennikov and N. O. Sokal, "Switchmode RF Power Amplifiers," Newnes, 2007.

本研究に対する学会発表など

- (A) 査読付き論文
なし
- (B) 査読付き小論文
なし
- (C) 査読なし論文
なし
- (D) 学会大会等の口頭発表・ポスター発表
 小山雅史, 岸俊樹, 藤岡翔太, 〇榎田洋太郎 「InGaAs HEMT を用いた高効率スイッチング動作型電力増幅器の設計」, 共同プロジェクト研究発表会, 2012 年 3 月 2 日
 小山雅史, 岸俊樹, 〇榎田洋太郎, 「InGaAs HEMT を用いた高効率スイッチング動作型電力増幅器の設計」, 共同プロジェクト研究発表会, 2013 年 2 月 28 日